soc blockset 产品信息 -凯发k8网页登录

重要更新

 

为赛灵思和英特尔 soc 器件设计、分析和部署硬件/软件应用

根据设定创建架构

对设计进行初步分析,以确定应用中的软件任务是否可以在所选硬件上进行调度。首先在 system composer™ 中创建应用的功能架构,然后将功能组件分配给处理器或可编程逻辑。

面向 versal、zynq rfsoc/mpsoc

使用最新的赛灵思可编程 soc 器件的预定义模型分析系统设计,然后使用 soc builder 工具将其部署到开发板进行测试。

文档(versalrfsoc/mpsoc
示例(versalrfsoc/mpsoc

rfsoc 器件上的 5g 应用

借助 wireless hdl toolbox™,使用面向赛灵思 zynq ultrascale rfsoc 开发板的 soc blockset 实现,仿真和部署 5g nr mib 恢复算法适用于 fr1 和 fr2 的 5g nr sib1 恢复算法

分析算法的资源使用情况

分析 simulink 模型或 matlab® 算法以生成报告,汇总实现所需的算术运算符数量。使用这些报告来比较 fpga、asic 和 soc 器件的不同架构,执行设计权衡评估,并探索硬件/软件分区选项。

ddr 内存建模

ddr 内存建模并仿真硬件逻辑与嵌入式处理器之间共享的内存事务。配置 dma 控制器以仲裁内存访问。在仿真中考虑内存延迟和吞吐量。

分析任务执行

对操作系统 (os) 管理的嵌入式软件任务执行进行建模。按准确的时序仿真任务,将上下文切换、任务抢占和执行持续时间考虑在内。对 fpga 结构生成的软件中断建模。应用统计来仿真不确定的任务持续时间,或采用在硬件测试期间测量的任务持续时间。

生成 hdl coder 参考设计

直接从 soc blockset 模型生成 hdl coder 参考设计,然后使用 hdl 工作流顾问工具集成使用 hdl coder 创建的 ip 核。

部署到 cots 板和自定义板

使用 os customizer 工具针对嵌入式处理器修改库并将其添加到 linux® 分发版。为支持的板自定义嵌入式 linux 操作系统。

特色应用

评估视觉、通信和雷达应用,同时考虑处理器、fpga 和 ddr 内存子系统的影响。实现在处理器和可编程逻辑之间分区的电机和电力电子控制器。

示例(视觉通信雷达电机控制

有兴趣了解 soc blockset?

有疑问吗?

网站地图