vision hdl toolbox™ 为在 fpga 和 asic 上进行视觉系统设计和实现提供了像素流处理算法。它提供一个设计架构，可支持各类接口类型、帧尺寸和帧率。工具箱中的图像处理、视频和计算机视觉算法均采用适合 hdl 实现的架构。
该工具箱算法旨在生成 vhdl® 和 verilog®（使用 hdl coder™）的可读取、可综合的代码。生成的 hdl 代码经过 fpga 验证、适用于高达 8k 分辨率的帧尺寸和高帧率 (hfr) 视频。
工具箱功能以 matlab® 功能、system objects™ 和 simulink® 块的形式提供。
开始:
视觉处理 ip 块
vision hdl toolbox 中的知识产权 (ip) 模块为计算密集型流媒体算法提供了高效的硬件实现，这些算法通常在硬件中实现，使您能够加速图像和视频处理子系统的设计。
按时钟处理多像素
通过指定 4 像素或 8 像素的并行流，以 fpga 时钟频率处理 4k、8k 或高帧率视频。底层硬件实现会自动更新，以通过指定的并行性支持仿真和代码生成。
内置硬件数据管理
使用 vision hdl toolbox 块自动管理流输入数据，例如控制信号、感兴趣区域 (roi) 窗口和行缓冲区。使用 hdl coder 为您建模和仿真的控制功能生成 vhdl 或 verilog rtl。
使用基于帧的算法进行验证
将基于帧的算法和测试平台连接到流式硬件实现，以进行高效验证。
帧与像素之间的转换
将全帧视频转换为带有控制信号的像素流，以便在硬件中进行处理。然后将流硬件输出转换为帧，以便根据您的黄金参考算法进行验证。
matlab 和 simulink 验证示例和模板
了解如何使用 image processing toolbox™ 和 computer vision toolbox™ 算法和测试来验证硬件实现。
hdl 和 fpga 协同仿真
使用 hdl verifier™，通过 rtl 级功能仿真或连接到 matlab 或 simulink 测试环境的 fpga 开发套件，验证硬件子系统。
hdl verifier 支持使用 xilinx、intel 和 microsemi fpga 板进行 fpga 在环验证。
fpga、asic 及 soc 部署
轻松将您的视觉处理应用程序部署到 fpga 硬件，以通过实时视频输入进行测试，并复用模型进行生产部署。
带有实时视频输入的原型平台
通过下载针对基于 xilinx® zynq® 的硬件的 vision hdl toolbox 支持包，并使用 hdl coder 和 embedded coder® 从您的 matlab 或 simulink 实现中生成代码，对您的视觉处理应用进行原型设计。
使用真实视频输入在 fpga 硬件上对您的设计进行原型设计。
用于 fpga 的视觉处理
观看该视频系列，共由五部分组成，其中介绍了关键概念和将视觉应用部署到 fpga 以进行原型设计和生产的工作流程。
产品资源:
用于 fpga 的视觉处理
观看这个由五部分组成的视频系列，里面介绍了关键概念和将视觉应用部署到 fpga 以进行原型设计和生产的工作流程。