领域专家和硬件工程师运用 matlab® 和 simulink® 开发原型和产品级应用，以部署到赛灵思 (xilinx®) fpga 和 zynq® soc 器件。
借助 matlab 和 simulink，您能够：
- 进行系统级硬件架构建模
- 无需编写任何代码即对 fpga 或 soc 编程
- 使用 matlab 和 simulink 产品仿真和调试 fpga 或 soc
- 生成产品级 hdl 和 c 代码，以进行 fpga 或 soc 集成
“我们在自己的领域有丰富的经验，但在 fpga 集成方面经验很少。simulink 和 hdl coder 使我们能够专注于为产品设计智能算法，而不用操心如何在特定 fpga 上运行这些算法。”
boris van amerongen, orolia
免费白皮书
将 matlab 用于赛灵思 fpga 和 zynq soc
建模和仿真
使用 simulink 开展基于模型的设计，可以进行硬件实现的高级建模，并进行系统级仿真，从而加快开发赛灵思 fpga 和 zynq soc 应用。同时，您可以进行量化，以更高效地利用资源，或者生成可综合的 hdl，让 fpga 编程更轻松。
hdl coder™ 可直接从支持 hdl 的 simulink 和 matlab 函数模块生成可综合的 vhdl®或 verilog®，用于、无线通信、以及图像/视频处理等应用。
以及 会将赛灵思专用模块添加到 simulink，用于系统级仿真和硬件部署。您可以将 system generator 模块集成到原生 simulink 模块，以生成 hdl 代码。
通过 soc blockset™，您可以分析 的软硬件交互性能，包括内存使用情况，以及调度/os 效果。
无线应用原型在赛灵思 zynq soc 软件无线电平台上运行，使用 matlab 和 simulink 进行实时分析。
在基于 fpga 或 zynq soc 的平台上进行原型设计
要开始原型设计，您可以下载相应的以部署到基于赛灵思 fpga 或 zynq soc 的预配置评估平台，用于实时 ota 软件无线电、、采用实时摄像头输入的视频和图像处理，或者推断处理。hdl coder 将引导您直接在 simulink 中逐步完成 fpga 或 soc 编程，无需编写任何 hdl 代码。
您可以直接在 matlab 和 simulink 中调试 fpga 原型，有多种方法可供选择。您可以插入 ip 以执行下列操作：，在 matlab 和板载内存位置之间传输大型信号或图像文件；从 fpga 内部信号中，以在 matlab 中进行分析；使用 matlab 或 simulink 测试平台，以 模式在评估套件上测试算法。
生成 hdl 和 ip 核用于产品级集成
大部分支持 hdl 代码生成的模块均具有 ，您可通过该属性指定自定义硬件实现选项，例如流水线插入、资源共享和 ram 映射。您可以调整 ，对优化、样式重置、时钟使能、命名约定等进行全局自定义。同时，您还可以使用 simulink 设计实现架构。结合以上各项，即可全方位掌控赛灵思 fpga 和 zynq soc 器件的速度和面积优化。
您可以生成可读、可综合的 rtl，与 vivado®中的非算法内容进行集成。如果您已安装 ，则可生成支持多种 axi 协议的 ip 核封装，可以与 arm® 处理器以及其他器件 ip 通信。您可以使用 生成驱动程序和应用软件，对 arm 应用处理器进行编程。
扩展目标平台支持
如果您要部署到某个基于 fpga 或 soc 的平台，但 mathworks 尚未提供相应的支持包，则您可以创建或下载参考设计，并将其接入 hdl coder。您可以使用 soc blockset 或 vivado 开发参考设计。file exchange 提供了一些第三方参考设计，来自亚德诺半导体 (®)、®、 以及 等供应商，适用于基于赛灵思 fpga 或 soc 的平台。